Thứ Ba, 21/05/2024
32 C
Ho Chi Minh City

Các hãng chip đầu tư hàng tỉ đô la cho công nghệ đóng gói tiên tiến

Chánh Tài

Kinh tế Sài Gòn Online

Kinh tế Sài Gòn Online

(KTSG Online) – Trong ngành công nghiệp bán dẫn, công nghệ đóng gói tiên tiến (advanced packaging) là kỹ thuật ghép nhiều con chip với nhau thành một thiết bị đơn lẻ để nâng cao hiệu năng của chúng, vốn được xem là nhân tố quan trọng để đào tạo và vận hành các mô hình trí tuệ nhân tạo (AI). Đó là lý do thúc đẩy các hãng chip đầu tư mạnh vào công nghệ này.

Công trình thi công một nhà máy sản xuất chip của Samsung ở bang Texas, Mỹ. Samsung vừa công bố nâng đầu tư lên gần 45 tỉ đô la để xây dựng cụm sản xuất bán dẫn ở Texas, bao gồm một cơ sở đóng gói chip tiên tiến. Ảnh: WSJ

Hôm 15-4, Samsung thông báo sẽ tăng đầu tư lên 45 tỉ đô la Mỹ để xây dựng cụm sản xuất bán dẫn ở nhiều địa điểm tại bang Texas của Mỹ. Kế hoạch bao gồm một cơ sở “đóng gói chip tiên tiến”, hứa hẹn giúp Mỹ tiến gần hơn đến năng lực sản xuất chip trí tuệ nhân tạo (AI). Cùng ngày, Bộ Thương mại Mỹ cho biết sẽ trợ cấp 6,4 tỉ đô la để giúp Samsung triển khai kế hoạch này.

Động thái của công ty giá trị nhất Hàn Quốc được xem là một thắng lợi lớn đối với chính quyền Tổng thống Mỹ Joe Biden trong bối cảnh Washington và Bắc Kinh đều nhận ra tầm quan trọng ngày càng tăng của công nghệ đóng gói tiên tiến trong chuỗi cung ứng bán dẫn.

Các nhà sản xuất chip hàng đầu thế giới đang rót hàng tỉ đô la vào việc mở rộng và cải tiến các kỹ thuật đóng gói tiên tiến. Họ tin rằng chúng sẽ đóng vai trò mấu chốt cải thiện hiệu năng của thiết bị bán dẫn.

Khi quá trình thu nhỏ chip bắt đầu đạt đến giới hạn vật lý, các nhà sản xuất chip buộc phải xác định giải pháp thay thế để tiếp tục cải thiện hiệu năng của chip nhằm đáp ứng nhu cầu tính toán ngày càng chuyên sâu của các công nghệ như AI. Bằng cách tích hợp hoặc “đóng gói” nhiều chip, dù cùng loại hay khác loại, chặt chẽ hơn với nhau, các nhà sản xuất có thể tăng tốc độ xử lý và tính hiệu quả của chip, đồng thời vượt qua các giới hạn trong việc thu nhỏ chip.

Các loại chip hiệu năng cao, chẳng hạn như chip xử lý đồ họa (GPU) của Nvidia (Mỹ) đòi hỏi rất nhiều không gian bộ nhớ để lưu trữ các tính toán. Ngay cả các sản phẩm chip nhớ cao cấp nhất cũng không cung cấp đủ băng thông để lưu trữ và xử lý dòng chảy của các tính toán này. Vì vây, nhiều hãng chip đang chạy đua phát triển chip nhớ băng thông cao (HBM). Loại chip này được sản xuất bằng cách ghép chồng nhiều chip nhớ DRAM lên nhau theo chiều thẳng đứng và liên kết chúng thông qua những sợi dây điện nhỏ chạy mỗi lớp chồng giống như một thư viện nhiều tầng có thang máy vận chuyển nhanh chóng khối lượng sách lớn giữa các tầng.

Một kỹ thuật đóng gói chip tiên tiến khác, có tên gọi COWOS (Chip-on-Wafer-on-Substrate), tức đặt nhiều loại chip khác nhau như chip xử lý và chip HBM theo chiều nằm ngang lên cùng một chất nền bán dẫn.

Chẳng hạn H100 “Hopper”, một sản phẩm chip AI của Nvidia, được sản xuất bằng cách sử dụng kỹ thuật COWOS của TSMC (Đài Loan) để tích hợp 6 chip HBM với một chip GPU (do Nividia thiết kế và TSMC sản xuất).

Cả chip GPU và chip HBM được đặt cạnh nhau và nằm trên một giao diện silicon được gọi là “interposer”, nơi chúng có thể giao tiếp với nhau. Tiếp đó, lớp giao diện silicon này được đặt trên một lớp nền, hay còn gọi là “chất nền” (substrate). Các đối thủ của TSMC bao gồm Samsung và Intel cũng sử dụng kỹ thuật tương tự như COWOS nhưng gọi kỹ thuật này bằng những cái tên khác. Kỹ thuật đóng gói này đôi lúc được gọi là “2.5 D”.

Cơ sở đóng gói mới của Samsung ở bang Texas dự kiến có thể triển khai cả kỹ thuật đóng gói 2/5D lẫn HBM. Trong khi đó, SK Hynix, một hãng chip nhớ lớn khác của Hàn Quốc, đang xây dựng nhà máy sản xuất chip HBM ở bang Indiana (Mỹ).

Một cơ sở đóng gói và thử nghiệm chip của SK Hynix ở Hàn Quốc. Ảnh: Korea Economic Daily

Kỹ thuật đóng gói tiên tiến cũng hữu ích trong những trường hợp chip hoạt động trong giới hạn vật lý nghiêm ngặt. Chip sử dụng trong điện thoại thông minh (smartphone) là một ví dụ điển hình, vì chip xử lý không thể thu nhỏ hơn và smartphone không thể tăng thêm kích cỡ đáng kể.

Năm 2017 TSMC cùng với Apple đã giới thiệu một kỹ thuật đóng gói tiên tiến mới có tên gọi Integrated Fan-Out. Kỹ thuật này liên quan đến việc tích hợp chip logic và chip nhớ gần nhau hơn thông qua một “lớp phân phối lại” (RDL) mật độ cao mới, giúp cải thiện hiệu suất đồng thời loại bỏ nhu cầu về lớp đế nền dày hơn. RDL là một lớp kim loại được thêm vào mạch tích hợp hoặc vi mạch để phân phối lại các kết nối điện.

Đóng gói tiên tiến đòi hỏi sự hợp tác chặt chẽ giữa các chuyên gia trong ngành. Ví dụ, TSMC, vốn không có nền tảng về sản xuất chip nhớ, đang làm việc chặt chẽ với Nvidia, nhà phát triển chip AI hàng đầu, và SK Hynix, công ty dẫn đầu thị trường chip HBM nhưng không có nền tảng về sản xuất chip xử lý.

Trong khi đó, Samsung và Intel có nền tảng về chip xử lý lẫn chip nhớ cũng như năng ực đóng gói tiên tiến. Có nghĩa là hai công ty này có khả năng cung cấp cho khách hàng các dịch vụ tích hợp trên cả ba lĩnh vực.

Tầm quan trọng ngày càng tăng của công nghệ đóng gói tiên tiến cũng mang đến cơ hội cho các nhà sản xuất chip hạng hai và các công ty đóng gói chip truyền thống. Họ đang chạy đua đầu tư vào năng lực đóng gói tiên tiến để giành được thị phần lớn hơn trong thị trường bán dẫn trị giá 500 tỉ đô la mỗi năm.

 Theo Financial Times

BÌNH LUẬN

Vui lòng nhập bình luận của bạn
Vui lòng nhập tên của bạn ở đây

Tin liên quan

Có thể bạn quan tâm

Tin mới